Laporan AKhir Percobaan 1

 


1. Jurnal



2. Hardware





3. Video Percobaan




4. Analisa

1. analisa output percobaan berdasarkan IC yang digunakan untuk percobaan satu.

    Pada percobaan 1, kita menggunakan 4  JK flip flop yang inputnya disatukan (T-flip flop)  rangkaian disusun asinkron dan. Dan hal tersebut menyebabkan terjadinya count atau menghitung dari 0 sampai 15 untuk output Q dan dari 15 sampai 0 untuk. Output Q'  


2 analisa sinyal output flip flop kedua dan ketiga. 

Sinyal output kedua akan berubah ketika falltime. Yang akan counter dari 0 sampai 15. Untuk pin output kedua keluarannya akan berbentuk 2 bit. contoh keluarannya 0011011. Sedangkan untuk output ketiga. Sinyal sebutnya. Berjarak 4 bit  Seperti 0000 1111 0000 1111.  variasi nilai ini akan mempengaruhi nilai counternya. Hal tersebut disebabkan nilai clock yang tidak sinkron karena bergantung pada nilai Q atau Q'  sebelumnya. untuk counter up bergantung pada Q dan untuk counter down  bergantung pada Q'.

5. Download





Komentar

Postingan populer dari blog ini

Cover

Cover uP dan uC