7.6 Carry Propagation–Look-Ahead Carry Generator
7.6 Carry Propagation–Look-Ahead Carry Generator
Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).
Logic probe menggunakan dua lampu indikator led yang berbeda warna untuk membedakan keluaran High atau Low. Yang umum dipakai yaitu LED warna merah untuk menandakan output berlogika HIGH (1) dan warna hijau untuk menandakan output berlogika LOW(0).
Pins | Description |
Pin 1 | It is connected to the Input(A) of OR Gate 1 |
Pin 2 | Input(B) of OR Gate 1 |
Pin 3 | It is connected to the Output(Y) of OR Gate 1 |
Pin 4 | Input(A) of OR Gate 2 |
Pin 5 | Input(B) of OR Gate 2 |
Pin 6 | This pin provides the Output(Y) of OR Gate 2 |
Pin 7 | Ground Pin which used to provide the power supply to the IC. |
Pin 8 | It is connected to the Output(Y) of OR Gate 3 |
Pin 9 | It is connected to the Input(A) of OR Gate 3 |
Pin 10 | Input(B) of OR Gate 3 |
Pin 11 | It is the output(Y) pin of the OR Gate 4 |
Pin 12 | It is the input(A) pin of the OR Gate 4 |
Pin 13 | It is the input(B) pin of the OR Gate 4 |
Pin 14 | It is Vcc pin which used to provide the power supply to the IC. |
Spesifikasi
- Dual Input OR Gate – Quad Package
- Supply Voltage: 5 to 7V
- Input Voltage: 5 to 7V
- Operating temperature range -55°C to 125°C
- Available in 14-pin PDIP package
Sebuah penambahan biner empat bit dapat dilakukan menggunakan rangkaian adder biner empat bit yang terdiri dari empat full adder yang terhubung secara kaskade. Rangkaian ini juga disebut sebagai parallel binary adder karena semua bit dari augend dan addend hadir dan disuplai ke blok full adder secara bersamaan. Operasi penambahan dalam berbagai full adder seharusnya terjadi secara simultan. Namun, yang penting dan menarik bagi pengguna, terutama saat menggunakan sejumlah besar adder semacam itu dalam sistem komputasi keseluruhan, adalah apakah hasil penambahan dan carry-out tersedia untuk mereka secara bersamaan. Dalam hal ini, operasi penambahan ini tidak sepenuhnya bersifat parallel karena dibatasi oleh carry propagation time.
Gambar 7.30(b) menunjukkan diagram logika dari sebuah full adder. Di sini, Ci dan Ci + 1 adalah input dan output CARRY; Pi dan Gi adalah dua variabel biner baru yang disebut CARRY PROPAGATE dan CARRY GENERATE dan akan dijelaskan lebih lanjut. Untuk i = 1, diagram pada Gambar 7.30(b) adalah full adder LSB pada Gambar 7.30(a). Dapat dilihat bahwa C2, yang merupakan output CARRY dari FA (1) dan input CARRY untuk FA (2), akan muncul pada output setelah minimal dua gate delay ditambah dengan delay karena half adder setelah pemberian input Ai, Bi, dan Ci.
- Prosedur Percobaan
Rangkaian Simulasi
Rangkaian carry look-ahead adder jika dilihat pada rangkaian tabel kebenaran menggunakan 2 gerbang XOR, 2 gerbang AND, dan 1 gerbang OR. Ada 3 kondisi yang dihasilkan ketika input diatur pada logicstate sedemikian rupa. Jika input A, B, C adalah 0, 0, 0, 0 maka output di Ci+1 adalah 0 maka kondisi ini adalah no carry generate artinya tidak dihasilkan carry. Kemudian untuk kondisi selanjutnya jika input A, B, C adalah 0, 1, 1 maka output di Ci+1 adalah 1 maka kondisi ini adalah no carry propagate artinya tidak ada carry yang disebarkan. Kemudian untuk kondisi selanjutnya jika input A, B, C adalah 1, 1, 0 atau 1, 1, 1 maka output di Ci+1 adalah 1 maka kondisi ini adalah carry generate artinya carry yang dihasilkan.
Download Rangkaian
download video rangkaian
download datasheet gerbang XOR







Komentar
Posting Komentar